• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    具有來自共通源極感應之效應減低的並聯電晶體裝置。該等並聯電晶體包括位置彼此電氣閉路的實體閘極連結。並聯電路係配置成使得由橫過共通源極電感的過渡電流所致的在共通閘極連結的電壓為實質上平衡。該等電路包括切換電路、轉換器、及RF放大器。
    公开号:TW201314885A
    申请号:TW101131144
    申请日:2012-08-28
    公开日:2013-04-01
    发明作者:Rooij Michael A De；Johan Strydom
    申请人:Efficient Power Conversion Corp；
    IPC主号:H01L27-00
    专利说明:
    用於高效能電晶體之並聯連接方法 發明領域
    本發明所述實施例係有關於電晶體裝置領域，諸如氮化鎵電晶體裝置。 發明背景
    半導體裝置諸如場效電晶體(FET)型半導體裝置(例如金氧半導體FET(MOSFET)、接面閘極半導體FET(JFET)等)，以及兩極接面電晶體(BJT)裝置及絕緣閘極兩極電晶體(IGBT)裝置運用半導體材料的傳導性質。此等半導體材料可包括例如矽(Si)或含矽材料、葛芬體(graphene)、鍺(Ge)、砷化鎵(GaAs)、或氮化鎵(GaN)。
    更明確言之，GaN FET半導體裝置漸增滿意地用在功率半導體裝置，原因在於其可切換比商用MOSFET快高達十倍，以及攜帶大電流及支援高電壓。此等裝置之發展通常係針對高功率/高頻應用。為此等型別的應用所製造的裝置係基於具有高電子遷移率的一般裝置結構，各異地稱作為異接面場效電晶體(HFET)、高電子遷移率電晶體(HEMT)、或調變摻雜場效電晶體(MODFET)。此等型別之裝置當在高頻操作時典型地可耐受高電壓。
    GaN FET裝置之一個實例為GaN HEMT裝置，其可包括具有至少二氮化物層的氮化物半導體。形成在該半導體上或緩衝層上的不同材料使得該等層具有不同帶隙。於相鄰氮化物層中的不同材料也造成偏極化，其促成在接近該等二層的接面，尤其在有窄帶隙層的一傳導性二維電子氣體(2DEG)區。
    於GaN半導體裝置中，造成偏極化的氮化物層典型地包括相鄰一GaN層的AlGaN阻擋層而含括2DEG，許可電荷流經該裝置。此一阻擋層可為經摻雜或未經摻雜。因2DEG區存在於閘極下方於零閘極偏壓，大部分氧化物裝置為正常導通或空乏模式裝置。若2DEG區係於閘極下方於零施加閘極偏壓被空乏亦即被去除，則該裝置可為加強模式裝置。加強模式裝置正常為關閉且合乎所需，原因在於可提供額外安全性。加強模式裝置要求在閘極施加正偏壓以傳導電流。GaN半導體裝置之實例可參考共同讓與的美國專利申請公告案第2010/0258912及2010/0258843號，二案全文係以引用方式併入此處。
    圖1A例示說明加強模式GaN電晶體裝置100之一個實例的剖面圖。共同讓與的美國專利申請公告案第2010/0258843號揭示此種裝置的形成方法之一個實例。於圖1中，裝置100包括基體101，可為藍寶石、碳化矽、或矽、過渡層102、未經摻雜GaN材料103、未經摻雜AlGaN阻擋層材料104、汲極歐姆接觸金屬110、源極歐姆接觸金屬111、經摻雜p型AlGaN層或經摻雜p型GaN層形成為一經摻雜磊晶閘極113、及形成於經摻雜磊晶閘極113上方的閘極金屬112。一層電介質材料105諸如氮化矽覆蓋阻擋層材料104，使得電介質材料之部分114覆蓋閘極113。
    圖1B例示說明電晶體裝置100包括閘極金屬112位置之俯視圖。圖1B中電晶體裝置100的元件符號係用在本文全文說明以例示說明個別電晶體裝置之方向性。舉例言之，於電晶體裝置100中，源極歐姆接觸金屬111可位在電晶體裝置100的一側(例如右側)上，而汲極歐姆接觸金屬110可位在電晶體裝置100的另一側(例如左側)上。
    電晶體裝置常用在要求高電流能力及快速切換能力的裝置，諸如RF放大器、切換轉換器、或其它電路。提高裝置的電流處置能力之一項眾所周知的技術係使用並聯連接的多個電晶體裝置。電晶體裝置的並聯增加其電流能力，因而增加電路的功率通量。電晶體裝置的並聯也常用來分配裝置內的熱損耗。
    並聯切換裝置之實例例如係說明於美國專利案7,330,046，名稱「並聯MOSFET之故障預測的電路及方法」；及例如J.Forsythe，國際整流器(International Rectifier)，「為了較高功率輸出之功率MOSFET的並聯」，全文係以引用方式併入此處。並聯電晶體之RF應用之實例例如係描述於H.Granberg，摩托羅拉公司(Motorola Inc.)工程公報EB 104，「從功率FET獲得600瓦RF」(1983年)；及R.Frey，微半功率產品集團(Microsemi Power Products Group)應用摘要1814，「並聯MOSFET於RF放大器」(2010年)，全文係以引用方式併入此處。
    並聯電晶體裝置的一項常見應用為含括一組並聯電晶體(例如GaN電晶體)的切換裝置，係組配用作為單一電晶體。並聯電晶體可包括用於切換裝置的單一閘極驅動器。
    圖2例示說明針對並聯切換電路120之習知設計布局的一個實例。電路120包括四對並聯電晶體裝置Qupper1、Qupper2、Qupper3、Qupper4、Qlower1、Qlower2、Qlower3、Qlower4，其各自例如可為GaN FET電晶體裝置、MOSFET電晶體裝置、或其它技藝界已知之電晶體裝置。並聯電晶體裝置Qupper1、Qupper2、Qupper3、Qupper4、Qlower1、Qlower2、Qlower3、Qlower4係形成在印刷電路板(PCB)的單側上。上並聯電晶體裝置Qupper1、Qupper2、Qupper3、及Qupper4係藉一共用閘極傳輸控制線212驅動，及下並聯電晶體裝置Qlower1、Qlower2、Qlower3、Qlower4係藉一共用閘極傳輸控制線214驅動。電路120中的各個上及下電晶體集合包括一或多個個別解耦電容器202、204、206、208。電路120的切換節點電流216(亦即輸出電流)係於縱向離開電路120。
    但於並聯切換電路或含括並聯電晶體裝置的任何其它電路之設計中，須考慮許多因素以實現有效可靠的電路。更明確言之，不同型別的電晶體裝置具有不同要求及設計考量用於並聯電路中體現。舉例言之，當並聯GaN FET時，須考慮欲使用的GaN電晶體之特性。最值得注意者，裝置的選擇諸如是否使用更多小型裝置或更少大型裝置來達成期望的電路參數，選用的裝置針對某些關鍵特性諸如臨界電壓Vth及汲極-源極電阻RDSon是否具有正或負溫度係數，及部分對部分及/或批次對批次變異是否影響總體設計。
    設計電晶體裝置及特別GaN FET半導體裝置的另一項考量為電路布局。布局設計須考慮各項因素，包括印刷電路板(PCB)限制(含板上元件配置)及位置及路由設計。此外，GaN半導體裝置由於其尺寸小、精簡連接結構、及對規格諸如電流及電壓的要求高，故須額外考量。
    須考慮的另一個領域為電路參數本身。採用FET裝置的電路典型地要求某些電路改變以確保來自各個裝置的最大效能，及確保並聯開關可在接近理論上最大效能發揮功能。
    舉例言之，須控制的一項參數為電路的密勒電容。密勒電容表示放大器中，因放大器的輸入與輸出端子間的電容放大所致之等效輸入電容的增高。於切換裝置中，密勒電容係藉切換裝置的電壓隨時間之變化率(dv/dt)而驅動。於切換事件期間，密勒電容可感應電流流入閘極路徑。
    至於另一個實例，因GaN電晶體裝置係設計成具有增高的切換頻率及改良的封裝，故對共通源極電感(CSI)特別敏感。CSI為在一共用源極節點的寄生電感，其可產生由一電晶體裝置的汲極對源極電流路徑與閘極驅動器迴路所共享的電壓。於一切換裝置中，CSI係取決於流經該切換裝置的電流隨時間之變化率(di/dt)。CSI可感應非期望的閘極電壓至電晶體裝置。並聯電晶體間的共通源極電感例如係描述於A.Elbanhawy，費材(Fairchild)半導體應用摘要AN-7019，「於同步降壓轉換器設計中限制交叉傳導電流」(2005年修訂版A)，全文係以引用方式併入此處。
    圖3例示說明於含括並聯連接的一對並聯電晶體裝置Q1、Q2其可為例如GaN FET電晶體裝置的電路150中CSI的效應。第一電晶體裝置Q1包括寄生電容，包括汲極對源極電容Cds1、閘極對汲極電容Cgd1、及閘極對源極電容Cgs1。第二電晶體裝置Q2包括寄生電容，包括汲極對源極電容Cds2、閘極對汲極電容Cgd2、及閘極對源極電容Cgs2。第一及第二並聯電晶體裝置Q1、Q2的閘極係透過個別閘極傳輸控制線222、224而電氣連結至一共用電壓驅動器VGateDrive。各個閘極傳輸控制線222、224包括一個別閘極傳輸控制線電感LG1、LG2。第一及第二電晶體裝置Q1、Q2例如可為切換裝置中的底側電晶體，其汲極係連結至一或多個頂側電晶體QUpperSW。
    第一及第二電晶體裝置Q1、Q2共用一共通源極節點216，其係經驗串聯連結LCSG1及LCSG2個別的寄生共通源極電感LCSP1及LCSP2。圖3顯示由於電晶體裝置Q1的密勒電容結果可形成的閘極驅動器迴路電流Idv/dt，及由於電晶體裝置Q1的共通源極電感LCSP1結果可產生的閘極電壓Vdv/dt之一個實例。如電路150所示，當源極電流IL_CS為過渡時，第一電晶體裝置Q1的源極電流IL_CS流經共通源極電感LCSP1，產生於電晶體裝置Q1閘極的電壓Vdi/dt。因電壓Vdi/dt影響電晶體裝置Q1、Q2的閘極驅動器迴路上的電壓，故電壓Vdi/dt的改變(例如於過渡事件期間)可能非期望地影響電晶體裝置Q1、Q2中之一或二者的操作。舉例言之，於某些情況下，電壓Vdi/dt可能非期望地將電晶體裝置Q1及/或電晶體裝置Q2導通及/或關閉。於其它情況下，當電晶體裝置Q1、Q2被導通時，電壓Vdi/dt可能潛在地過載於個別閘極的電壓。特別對具有高切換頻率能力及/或頻繁電流過渡的GaN裝置及其它半導體裝置，期望維持低共通源極電感。更進一步有利地係防止於高dv/dt事件期間出乎意外地導通Q1，可能透過密勒電容而注入電流至閘極驅動器迴路。將共通源極電感維持為低也可維持閘極迴路阻抗低，藉此提高將破壞該電晶體之閘極的密勒感應電流之臨界幅值。
    於是，需要且期望有一半導體裝置、電路、此等裝置之布局、及此等裝置及電路之形成方法遭遇來自共通源極電感、裝置間電感的較少負面效應及其它有害效應。
    依據本發明之一實施例，係特地提出一種電路包含一第一電晶體；及並聯連接該第一電晶體之一第二電晶體，該等第一及第二電晶體具有一共通閘極連結、一共通汲極連結、及一共通源極連結；其中該等第一及第二電晶體係配置而使得該等第一及第二電晶體之個別閘極係彼此電氣閉路。 圖式簡單說明
    圖1A顯示習知氮化鎵(GaN)半導體裝置之剖面圖。
    圖1B顯示習知氮化鎵(GaN)半導體裝置之俯視實體圖。
    圖2顯示並聯裝置的大部分設計師典型地使用氮化鎵半導體裝置的一設計布局之俯視圖。
    圖3顯示含括並聯電晶體裝置之切換電路之示意圖。
    圖4A及4B顯示含括寄生元件的簡化閘極迴路之示意圖，分別地決定對隨時間之電壓變化及隨時間之電流變化的抗擾性。
    圖5A顯示無汲極與閘極電流迴路的空間分隔之一半導體切換電路之頂視圖。
    圖5B顯示圖5A之半導體切換電路之示意圖。
    圖6A-6D顯示在圖5B之半導體切換電路內部的電流迴路之示意圖。
    圖7顯示依據此處所述實施例一半導體切換電路之一布局。
    圖8A顯示依據此處所述實施例一半導體切換電路之一布局視圖。
    圖8B顯示依據此處所述實施例一半導體切換電路之一示意圖。
    圖9A-9D顯示依據此處所述實施例一半導體切換電路內部的電流迴路之示意圖。
    圖10A-10C顯示依據此處所述實施例之半導體切換電路之一布局。
    圖11顯示依據此處所述實施例一半導體切換電路之一布局。
    圖12顯示依據此處所述實施例一半導體切換電路之一布局。
    圖13顯示依據此處所述實施例一半導體切換電路之一布局。
    圖14顯示依據此處所述實施例一半導體切換電路之一布局。
    圖15A顯示依據此處所述實施例一半導體切換電路之一布局。
    圖15B顯示依據此處所述實施例一半導體切換電路之一布局。
    圖16顯示依據此處所述實施例一半導體切換電路之一布局。
    圖17顯示依據此處所述實施例一半導體切換電路之一布局。
    圖18A及18B例示說明依據此處所述實施例並聯電晶體間之閘極連結。
    圖19顯示依據此處所述實施例一含括並聯切換裝置的一印刷電路板部分之剖面圖。
    圖20顯示依據此處所述實施例一含括並聯切換裝置的一印刷電路板部分之剖面圖。
    圖21顯示依據此處所述實施例一半導體轉換器電路之一布局。
    圖22顯示依據此處所述實施例一半導體轉換器電路之一布局。
    圖23顯示依據此處所述實施例一半導體轉換器電路之一布局。 較佳實施例之詳細說明
    於後文詳細說明部分中，係參照某些實施例做說明。此等實施例係以充分細節描述來使得熟諳技藝人士可實施之。須瞭解可採用其它實施例且可做出各項結構、邏輯及電氣變化。
    此處描述之實施例提供並聯電晶體裝置之電路及操作方法。此處描述於並聯裝置諸如GaN電晶體裝置中，減少共通源極電感(CSI)的非期望效應之技術及幾何。描述的實施例包括具有提供閘極及汲極電流迴路的空間分離布局之電晶體電路。該等布局設計確保在此等迴路間之電流維持彼此垂直，因而維持解耦。其它所述實施例包括電氣連結、印刷電路板(PCB)布局、及其它結構其可進一步減低由電路內部的電晶體裝置所經驗的共通源極電感影響。
    雖然此處所述實施例可連結某些型別的電晶體裝置作說明，諸如GaN電晶體裝置，但須瞭解本發明並非囿限於此。舉例言之，所述實施例可應用至電晶體裝置及使用不同導電材料的其它型別之半導體裝置，諸如矽(Si)或含矽材料、葛芬體(graphene)、鍺(Ge)、砷化鎵(GaAs)。所述實施例也可應用至其它型別的半導體裝置，諸如其它場效電晶體(FET)型別之半導體裝置(例如金氧半導體FET(MOSFET)、接面閘極半導體FET(JFET)等)、兩極接面電晶體(BJT)裝置、及絕緣閘極兩極電晶體(IGBT)裝置。所述構想也同等地適用於絕緣體上矽(SOI)電晶體裝置。此外，所述構想也同等地適用於加強模式及空乏模式電晶體裝置。此外，雖然特定實施例係連結並聯切換裝置作說明，但須瞭解此處所述特徵大致上適用於其它型別的電路，諸如RF放大器、切換轉換器、不同但相似的實體結構裝置、及其它電路。
    圖4A及圖4B顯示簡化示意圖表示一電晶體裝置(例如圖3之裝置Q1)的閘極迴路。圖4A已被簡化來顯示可影響電晶體裝置的抗擾性而改變電壓dv/dt的寄生元件，及簡化成一電流除法器。圖4B已被簡化來顯示可影響電晶體裝置的抗擾性而改變電流di/dt的寄生元件，及簡化成一電壓除法器。
    申請人已經導出一實驗式-方程式1，表示對切換裝置的di/dt抗擾性的簡化形式。
    於方程式1中，di/dt為流經源極電感器的電流變化率[以安培/秒度量]，Vth為開關的臨界電壓[以伏特度量]，Rg為閘極電阻[以歐姆度量]，RDR為閘極驅動器輸出電阻[以歐姆度量]，Lg為閘極電感[以亨利度量]，Cgs為閘極對源極電容[以法拉第度量]，及Ls為源極電感[以亨利度量]。方程式1適用至單一電晶體裝置及多個並聯切換裝置二者。
    申請人已經導出一實驗式-方程式2，表示對切換裝置的dv/dt抗擾性的簡化形式。
    於方程式2中，dv/dt為橫過汲極-源極的電壓變化率[以伏特/秒度量]，Vth為開關的臨界電壓[以伏特度量]，Cgd為閘極對汲極電容[以法拉第度量]，Rg為閘極電阻[以歐姆度量]，RDR為閘極驅動器輸出電阻[以歐姆度量]，Lg為閘極電感[以亨利度量]，Cgs為閘極對源極電容[以法拉第度量]，及Ls為源極電感[以亨利度量]。
    經由此等及其它電路的細節分析與模擬，申請人已經決定電晶體裝置並聯，特別為並聯GaN電晶體裝置的若干考量。一項考量為源極電感須維持儘可能地低，若有所需包括藉提高汲極電感。另一項考量為閘極電感通常須高於源極電感(比值常係為或超過10：1)，原因在於從電晶體裝置的閘極驅動器至閘極的閘極驅動器傳輸線之窄寬度及長度。另一項考量為閘極驅動器的來源及汲取阻抗可經組配來運用dv/dt減低而更進一步改良切換效能，但如此可能不利於切換電路的效果。另一項考量為包括閘極電感的完整解，結果導致三階微分系統(亦即d3/dt3)，正弦項及指數項二者要求針對一解的數值分析。
    控制橫過切換裝置的電壓變化(dv/dt)及流經切換裝置的電流變化(di/dt)的兩相矛盾的要求可藉獲得最低可能CSI的設計解決，因而減低其對電路閘極的影響。更明確言之，由於GaN電晶體典型地具有比相對應的MOSFET裝置更低的驅動電壓能力、更低的閘極電阻、及更低的電容，共通源極電感及dv/dt感應電流對使用GaN電晶體的切換裝置上的閘極電路的影響比較於利用MOSFET的裝置遠更深遠。切換裝置之閘極的實體布局可配置成電氣閉路來獲得最低可能電感。
    在描述本發明之實施例之前，將對含括並聯電晶體裝置的電路上的共通源極電感之操作作說明。圖5A為電路200的俯視圖，包括配置成半橋組態的兩組並聯半導體裝置Qupper1及Qupper2，及Qlower1及Qlower2。電路200例如可用於切換轉換器或其它型別的電路，特別為其中期望高電流能力及/或熱耗散展開者，諸如圖2中電路120的一部分。電路200包括四個電晶體裝置，諸如GaN FET，包括並聯配置的第一及第二上電晶體裝置Qupper1及Qupper2，及並聯配置的第一及第二下電晶體裝置Qlower1及Qlower2。第一及第二上電晶體裝置Qupper1及Qupper2，及第一及第二下電晶體裝置Qlower1及Qlower2例如可為加強或空乏模式半導體裝置，諸GaN HEMT半導體裝置，或任何其它適當型別的電晶體裝置。
    電路200也包括供應解耦元件302及304，用以從電源供應器、相鄰電路及/或其它元件的電氣干擾解耦電路200，及緩衝來自主供應的無期高電流提供穩定高頻可能直流供應給電晶體裝置。供應解耦元件302、304例如可為實體電容器，諸如多層型陶瓷電容器(MLCC)。閘極驅動器傳輸線305、306之方向係與個別上切換裝置集合Qupper1及Qupper2及下切換裝置集合Qlower1及Qlower2的縱向垂直。圖5A也包括在電路200操作期間存在的多個電流迴路311-318，係連結如下圖6A-6D以進一步細節說明。
    圖5B為示意圖例示說明電路200中實體及寄生電路元件。電路200包括一切換輸出連結368，汲極-源極電流係經由此連結而從電路200輸出，及一閘極回送連結366。電路200也包括對閘極驅動器傳輸線305、306的連結。
    上電晶體裝置Qupper1及Qupper2包括個別寄生汲極電感LDU1及LDU2、個別寄生閘極電感LGU1及LGU2、及個別寄生源極電感LSU1及LSU2。上電晶體裝置Qupper1及Qupper2也包括介於其個別源極與汲極間的個別閘極回送電感LGretU1及LGretU2。上電晶體裝置Qupper1及Qupper2共享一共通源極電感LCSIU。此外，上電晶體裝置Qupper1及Qupper2共享一共通閘極電感LGateU。寄生互連電感LCDecpU係包括在Qupper1及Qupper2的個別汲極間。
    下電晶體裝置Qlower1及Qlower2包括個別寄生源極電感LSL1及LSL2，及個別寄生閘極電感LGL1及LGL2。下電晶體裝置Qlower1及Qlower2也包括介於其個別源極與汲極間的個別閘極回送電感LGretL1及LGretL2。下電晶體裝置Qlower1及Qlower2共享一共通源極電感LCSIL。此外，下電晶體裝置Qlower1及Qlower2共享一共通閘極電感LGateL。寄生互連電感LCDecpL係包括在Qupper1及Qupper2的個別源極間。
    圖5B所示其它元件包括供應解耦元件302、304(圖5A)的個別電容CDecoup1、CDecoup2。電路200也包括供應解耦元件302、304的個別寄生等效串聯電感LESL1、LESL2。其它寄生元件包括切換節點連結的電感LSW、輸出回送的電感LOret、個別第一及第二上及下迴路間的電感LULloop1、LULloop2、及下切換裝置的地電位解耦連結電感LDecoup。雖然未顯示於圖5B，各個電晶體裝置Qupper1、Qupper2、Qlower1、及Qlower2典型地將也包括寄生源極-汲極、閘極-源極、及閘極-汲極電容，如圖3所示。
    如前文關連圖5A的討論，電路200也包括於電路200操作期間存在的多個電流迴路311-318。圖6A-6D例示說明在圖5B所示電路200之示意表示型態上的此等電流迴路。
    舉例言之，圖6A顯示在切換裝置Qupper1及Qupper2之並聯上集合內部的上切換裝置間電流迴路311，及在電晶體Qlower1及Qlower2的下並聯集合內部的下切換裝置間電流迴路312。上及/或下切換裝置間電流迴路311、312可能顯示何時並聯電晶體裝置間出現不平衡，例如由於裝置參數(例如個別臨界電壓Vth)的微小差異。圖6B顯示個別第一及第二側供應解耦電流迴路313、314，表示個別地在供應解耦元件302(圖5A)與第一側電晶體裝置Qupper1、Qlower1間，及在供應解耦元件304(圖5A)與第一側電晶體裝置Qupper2、Qlower2間行進的供應電流路徑。
    圖6C顯示上第一側供應至負載電流迴路315表示從第一側上電晶體裝置Qupper1至切換輸出節點368之電流路徑，及上第二側供應至負載電流迴路317表示從第二側上電晶體裝置Qupper2至切換輸出節點368之電流路徑。圖6D顯示下第一側回送至負載電流迴路316表示從第一側上電晶體裝置Qlower1至切換輸出節點368之電流路徑，及下第二側回送至負載電流迴路318表示從第二側上電晶體裝置Qlower1至切換輸出節點368之電流路徑。如圖6C及6D所示，於上共通源極電感LCSIU有一淨電流(亦即來自上第一側供應至負載電流迴路315及下第一側回送至負載電流迴路316)。
    如圖5A所示，第一及第二上電晶體裝置Qupper1及Qupper2及第一及第二下電晶體裝置Qlower1及Qlower2係彼此分別地縱向配置，上第一側供應至負載電流迴路315、下第一側回送至負載電流迴路316、上第二側供應至負載電流迴路317、及下第二側回送至負載電流迴路318係平行地流至上切換裝置間電流迴路311、下切換裝置間電流迴路312、及第一及第二側供應解耦電流迴路313、314。上第一側供應至負載電流迴路315及上第二側供應至負載電流迴路317形成針對第一及第二上電晶體裝置Qupper1及Qupper2上集合的汲極電流；及下第一側回送至負載電流迴路316及下第二側回送至負載電流迴路318形成針對第一及第二下電晶體裝置Qlower1及Qlower2下集合的汲極電流。
    雖然圖5A所示電路200由於其長窄的布局包括相對於後述設計布局的低供應電感，但電路200因共通源極電感(CSI)而對過渡電流di/dt具有低劣抗擾性。回頭參考圖6A-6D，上電晶體裝置Qupper1及Qupper2共享一共通源極電感LCSIU，及下電晶體裝置Qlower1及Qlower2共享一共通源極電感LCSIL。如圖6C所示，電路200之汲極電流平行於閘極-源極路徑流動，上第一側供應至負載電流迴路315流經上共通源極電感LCSIU至切換節點368，而上第二側供應至負載電流迴路317係從Qupper2之源極流至切換節點368。如圖6D所示，下第一側回送至負載電流迴路316流經下共通源極電感LCSIL及上共通源極電感LCSIU至切換節點368，而下第二側回送至負載電流迴路318係從Qlower2之汲極流至切換節點368。
    變更流經上及下共通源極電感LCSIU、LCSIL的電流位準，諸如得自流經裝置Qupper1、Qupper2、Qlower1及Qlower2的過渡電流di/dt，可感應橫過個別源極電感LCSIU及LCSIL的電壓(Vdi/dt)。由於在共通源極電感所產生的電壓也影響切換裝置Qupper1及Qupper2的共通源極電感，及切換裝置Qlower1及Qlower2的共通源極電感，故汲極電流IL_CST的改變(例如過渡事件期間)感應在個別切換裝置Qupper1、Qupper2、Qlower1及Qlower2的閘極-源極電路上的電壓。於是，比較下述實施例，圖5A所示設計具有對過渡電流的相對低抗擾性。
    圖7顯示用以減少並聯裝置中共通源極電感(CSI)的非期望效應之電晶體電路500之布局的一個實施例。電路500例如可為半導體切換電路，包括配置成半橋組態的並聯上電晶體裝置Qupper1及Qupper2及並聯下電晶體裝置Qlower1及Qlower2。電晶體裝置Qupper1、Qupper2、Qlower1及Qlower2可形成在印刷電路板(PCB)的頂面上，且係以相同取向彼此橫向垂直配置。電路500包括第一及第二供應解耦元件601、602其可形成在PCB的底側上。
    電路500也包括個別上及下閘極驅動器傳輸線603、605。於電路500中，閘極驅動器傳輸線603、605係垂直於個別上電晶體裝置集合Qupper1及Qupper2及下電晶體裝置集合Qlower1及Qlower2。輸出電流路徑608係於電路500的電晶體裝置Qupper1、Qupper2、Qlower1及Qlower2縱向行進。電路500提供個別輸出電流路徑608(可為例如源極對汲極電流路徑)與閘極電流路徑所共用的共通源極電感電流路徑606間的90度(亦即垂直)空間分隔。共通源極電感電流路徑606與輸出電流路徑608間的空間分隔解耦了共通源極電感電流路徑606與輸出電流路徑608，因而提高電路500對由於過渡電流造成共通源極電感上的電壓而所經驗的閘極電壓上變異的抗擾性。電路500的電晶體裝置Qupper1、Qupper2、Qlower1及Qlower2係配置成使得電晶體裝置的個別閘極彼此電氣閉路。舉例言之，閘極係配置使得個別閘極間距係小於電路500的電晶體裝置Qupper1、Qupper2、Qlower1及Qlower2的最小實體維度距離的三倍。例如Qupper1及Qupper2的個別閘極間之距離可小於Qupper1及Qupper2中之一者的寬度或長度中之較短者的幅值的三倍。另外，可使用比個別電晶體裝置的閘極墊寬度更寬的線跡，也獲得在個別電晶體裝置的閘極的電氣閉路連結。
    圖8A例示說明電晶體電路500之設計布局的頂視圖，顯示電路500內部之電流迴路611-618。如圖8A所示，第一及第二上電晶體裝置Qupper1及Qupper2及第一及第二下電晶體裝置Qlower1及Qlower2係彼此分別地橫向配置，上第一側供應至負載電流迴路615、上第一側回送至負載電流迴路616、下第二側供應至負載電流迴路617、及下第二側回送至負載電流迴路618係垂直上切換裝置間電流迴路611、下切換裝置間電流迴路612、及第一及第二側供應解耦電流迴路613、614。第一側供應至負載電流迴路615及第一側供應至負載電流迴路617，第二側回送至負載電流迴路616及第二側回送至負載電流迴路618形成輸出電流路徑608。
    圖8B例示說明電晶體電路500之示意圖。電路500包括一切換輸出連結568，經此從電路200輸出一汲極-源極電流，及一閘極回送連結566。電路500也包括對閘極驅動器傳輸線603、605的連結。
    上電晶體裝置Qupper1及Qupper2包括個別寄生汲極電感LDU1及LDU2、個別寄生閘極電感LGU1及LGU2、及個別寄生源極電感LSU1及LSU2。上電晶體裝置Qupper1及Qupper2也包括介於其個別源極與汲極間的個別閘極回送電感LGretU1及LGretU2。上電晶體裝置Qupper1及Qupper2共享一共通源極電感LCSIU。此外，上電晶體裝置Qupper1及Qupper2共享一共通閘極電感LGateU。寄生互連電感LCDeepU係包括在Qupper1及Qupper2的個別汲極間。
    下電晶體裝置Qlower1及Qlower2包括個別寄生源極電感LSL1及LSL2，及個別寄生閘極電感LGL1及LGL2。下電晶體裝置Qlower1及Qlower2也包括介於其個別源極與汲極間的個別閘極回送電感LGretL1及LGretL2。下電晶體裝置Qlower1及Qlower2共享一共通源極電感LCSIL。此外，下電晶體裝置Qlower1及Qlower2共享一共通閘極電感LGateL。寄生互連電感LCDecpL係包括在Qupper1及Qupper2的個別源極間。
    圖8B所示其它元件包括供應解耦元件601、602的個別電容CDecoup1、CDecoup2，以及供應解耦元件601、602的個別寄生等效串聯電感LESL1、LESL2。電路500也包括個別第一及第二上及下迴路間的電感LULloop1、LULloop2、及下切換裝置的地電位解耦連結電感LDecoup。電路500也包括針對第一及第二側連結至切換輸出連結568的個別寄生電感LSW1、LSW2，及針對第一及第二側連結至閘極回送連結566的個別寄生電感LOret1、LOret2。
    圖9A-9D例示說明在圖8B之電路500的示意表示型態上的電流迴路611-618。圖9A顯示表示在上並聯電晶體裝置集合Qupper1及Qupper2內部電流行經路徑的上切換裝置間電流迴路611，及在下並聯電晶體裝置集合Qlower1及Qlower2內部電流行經路徑的下切換裝置間電流迴路612。圖9B顯示個別第一及第二側供應解耦電流迴路613、614，表示供應解耦元件601(圖8A)與第一側電晶體Qlower1及Qupper1之集合間的，及供應解耦元件602(圖8A)與第二側電晶體Qlower2及Qupper2之集合間的個別電流行經路徑。
    圖9C顯示第一側供應至負載電流迴路615表示從第一側上電晶體裝置Qupper1至切換輸出節點568之電流路徑，及第二側供應至負載電流迴路617表示從第二側上電晶體裝置Qupper2至切換輸出節點568之電流路徑。圖9D顯示第一側回送至負載電流迴路616表示從第一側上電晶體裝置Qlower1至切換輸出節點568之電流路徑，及第二側回送至負載電流迴路618表示從第二側上電晶體裝置Qlower1至切換輸出節點568之電流路徑。
    如圖9C所示，來自第一側上電晶體裝置Qupper1的第一側供應至負載電流迴路615與來自第二側上電晶體裝置Qupper2的第二側供應至負載電流迴路617係橫過電路500的相對兩側平衡。同理，如圖9D所示，來自第一側下電晶體裝置Qlower1的回送至負載電流迴路616與來自第二側上電晶體裝置Qupper2的第二側供應至負載電流迴路617係橫過電路500的相對兩側平衡。據此，電路500的主輸出電流(例如於輸出電流路徑608的電流)將同時於反向流動，藉此平衡橫過電路500的共用源極之電流變異di/dt所導致的任何電壓。雖然可保有di/dt感應電壓間的若干不平衡，但結果所得電壓將顯著小於習知配置的電壓。如圖9C及9D二者顯示，由布局的幾何對稱性給定LSW1=LSW2的相等值，及假設來自迴路615及617(圖9C)及迴路616及618(圖9D)各自的電流共享，於電感LSW1及LSW2各自所產生的個別電壓主要具有相同幅值。橫過電感LSW1及LSW2二者的總電壓將等於零，藉此確保輸出電流係與裝置各自的共通源極電感解耦。
    圖10A-10C例示說明圖7所示設計之變化例，包括具有不等數目電晶體裝置且有電氣閉路閘極連結的電路。
    於圖10A中，電路530包括二並聯上電晶體裝置Qupper1及Qupper2及二並聯下電晶體裝置Qlower1及Qlower2。但不似於圖7的電路500，並聯上電晶體裝置Qupper1及Qupper2係彼此縱向但反向配置，並聯下電晶體裝置Qlower1及Qlower2亦同。閘極驅動器傳輸線633係共通耦接至呈T字形組態的第一及第二上電晶體裝置Qupper1及Qupper2的閘極，閘極傳輸線635係共通耦接至呈另一個T字形組態的第一及第二下電晶體裝置Qlower1及Qlower2。相對應於第一側電晶體裝置Qupper1、Qlower1的二供應解耦元件631、632係位在PCB底側，及相對應於第二側電晶體裝置Qupper2、Qlower2的二供應解耦元件634、636係位在PCB底側。輸出電流路徑638係沿電路530內裝置的縱向。
    於圖10B中，電路540包括三個並聯上電晶體裝置Qupper1、Qupper2、Qupper3及三個並聯下電晶體裝置Qlower1、Qlower2、Qlower3。並聯上電晶體裝置Qupper1、Qupper2、Qupper3係彼此縱向配置，並聯下電晶體裝置Qlower1、Qlower2、Qlower3亦同。閘極驅動器傳輸線643係共通耦接至呈H結構組態的第一、第二及第三上電晶體裝置Qupper1、Qupper2、Qupper3的閘極，閘極傳輸線645係共通耦接至呈另一個H結構組態的第一、第二及第三下電晶體裝置Qlower1、Qlower2、Qlower3。相對應於第一側電晶體裝置Qupper1、Qlower1的二供應解耦元件641、642係位在PCB底側，及相對應於第二及第三側電晶體裝置Qupper2、Qlower2、Qupper3、Qlower3的二供應解耦元件644、646係位在PCB底側。輸出電流路徑648係沿電路540內裝置的縱向。
    於圖10C中，電路550包括四個並聯上電晶體裝置Qupper1、Qupper2、Qupper3、Qupper4及四個並聯下電晶體裝置Qlower1、Qlower2、Qlower3、Qlower4。並聯上電晶體裝置Qupper1、Qupper2、Qupper3、Qupper4係彼此縱向配置，並聯下電晶體裝置Qlower1、Qlower2、Qlower3、Qlower4亦同。閘極驅動器傳輸線653係共通耦接至呈H結構組態的第一、第二、第三及第四上電晶體裝置Qupper1、Qupper2、Qupper3、Qupper4的閘極，閘極傳輸線655係共通耦接至呈另一個H結構組態的第一、第二、第三及第四下電晶體裝置Qlower1、Qlower2、Qlower3、Qlower4。相對應於第一及第二側電晶體裝置Qupper1、Qlower1、Qupper2、Qlower2的二供應解耦元件651、652係位在PCB底側，及相對應於第三及第四側電晶體裝置Qupper3、Qlower3、Qupper4、Qlower4的二供應解耦元件654、656係位在PCB底側。輸出電流路徑658係沿電路550內裝置的縱向。
    圖11例示說明含括並聯電晶體裝置Qupper1、Qlower1、Qupper2、Qlower2具有電氣閉路閘極連結的一電路700之另一布局設計。並聯上電晶體裝置Qupper1及Qupper2係配置在電路700的第一側上，及並聯下電晶體裝置Qlower1及Qlower2係配置在第二側上，而上電晶體裝置Qupper1及Qupper2係與下電晶體裝置Qlower1及Qlower2橫向配置。第一及第二供應解耦元件701、702係配置在PCB之與電晶體裝置Qupper1、Qlower1、Qupper2、Qlower2同側上。個別上及下閘極驅動器傳輸線703、705係垂直個別上電晶體裝置集合Qupper1及Qupper2及下電晶體裝置集合Qlower1及Qlower2。輸出電流路徑708係沿電路700的電晶體裝置Qupper1、Qlower1、Qupper2、Qlower2之橫向。電路700提供個別輸出電流路徑708(可為例如源極至汲極電流路徑)與裝置間電感電流方向706間的90度(亦即垂直)空間分隔。
    圖12例示說明含括並聯電晶體裝置Qupper1、Qlower1、Qupper2、Qlower2具有電氣閉路閘極連結的一電路800之另一布局設計。於電路800中，電晶體裝置Qupper1、Qlower1、Qupper2、Qlower2係配置在PCB的頂側上，而供應解耦元件801、802係配置在PCB的底側上。上及下閘極驅動器傳輸線803、805係垂直個別上電晶體裝置集合Qupper1及Qupper2及下電晶體裝置集合Qlower1及Qlower2。輸出電流路徑808係沿電路800的電晶體裝置之縱向。電路800提供個別輸出電流路徑808(可為例如源極至汲極電流路徑)與裝置間電感電流方向806間的90度(亦即垂直)空間分隔。較佳地，電路800維持從閘極驅動器傳輸線803、805跨據至輸出節點的寬度w係大於平行電晶體(例如Qlower1及Qlower2)跨據的長度l。維持此一組態提供電路800的下裝置間源極電感。
    圖13例示說明含括並聯電晶體裝置Qupper1、Qlower1、Qupper2、Qlower2具有電氣閉路閘極連結的一電路900之另一布局設計。如同於圖11之電路700中，並聯上電晶體裝置Qupper1及Qupper2係配置在電路700的第一側上，及並聯下電晶體裝置Qlower1及Qlower2係配置在第二側上，而上電晶體裝置Qupper1及Qupper2係與下電晶體裝置Qlower1及Qlower2橫向配置。但於電路900中，電晶體裝置Qupper1、Qlower1、Qupper2、Qlower2係配置在PCB的頂側上，而供應解耦元件901、902係配置在PCB的底側上。上及下閘極驅動器傳輸線903、905係垂直個別上電晶體裝置集合Qupper1及Qupper2及下電晶體裝置集合Qlower1及Qlower2。輸出電流路徑908係沿電路900的電晶體裝置之縱向。電路900提供個別輸出電流路徑908(可為例如源極至汲極電流路徑)與裝置間電感電流方向906間的90度(亦即垂直)空間分隔。較佳地，電路900維持寬度w係大於長度l以提供電路900的下裝置間源極電感。
    圖14例示說明含括並聯電晶體裝置Qupper1、Qlower1、Qupper2、Qlower2、Qupper3、Qlower3、Qupper4、Qlower4具有電氣閉路閘極連結的一電路1000之另一布局設計。於電路1000中，並聯上電晶體Qupper1、Qupper2、Qupper3、Qupper4及並聯下電晶體Qlower1、Qlower2、Qlower3、Qlower4係配置在PCB的頂側上，而供應解耦元件1001、1002係配置在PCB的底側上。電路1000包括形成電氣閉路閘極連結的個別上及下閘極驅動器傳輸線1003、1005。並聯上電晶體Qupper1、Qupper2、Qupper3、Qupper4的共通連結閘極係使用Y-T結構耦聯，而並聯下電晶體Qlower1、Qlower2、Qlower3、Qlower4的共通連結閘極亦同。
    三電流路徑1006、1007、1008顯示於圖14。輸出電流路徑係沿電路1000中電晶體裝置的縱向流動。第一裝置間電流路徑1006係沿電路1000中電晶體裝置的橫向流動，且與輸出電流路徑1008夾角90度(亦即垂直)。第二裝置間電流路徑1007平行於輸出電流路徑1008流動。於一個實施例中，第一寬度w係大於第一長度l。於另一個實施例中，第二寬度w2係大於第二長度l2。
    於電路1000中，若下源極電感係藉第一實施例獲得(亦即第一寬度w係大於第一長度l)，則第一裝置間電流路徑1006係相對應於輸出電流路徑1008。但若下源極電感係藉第二實施例獲得(亦即第二寬度w2係大於第二長度l2)，則電流路徑1006將有效地變成輸出電流路徑1008，而裝置間電流路徑1007表示源極電感路徑。
    圖15A例示說明含括並聯電晶體裝置Qupper1、Qlower1、Qupper2、Qlower2、Qupper3、Qlower3、Qupper4、Qlower4具有電氣閉路閘極連結的一電路1100之另一布局設計。於電路1100中，針對並聯上電晶體Qupper1、Qupper2、Qupper3、Qupper4，第一上電晶體集合(例如Qupper1、Qupper2)係位在PCB之頂側上，而第二上電晶體集合(例如Qupper3、Qupper4)係位在PCB之底側上。同理針對並聯下電晶體Qlower1、Qlower2、Qlower3、Qlower4，第一下電晶體集合(例如Qlower1、Qlower2)係位在PCB之頂側上，而第二下電晶體集合(例如Qlower3、Qlower4)係位在PCB之底側上。第一及第二供應解耦元件1101、1102可位在PCB的一側或兩側上(例如第一供應解耦元件1101可位在PCB之頂側上，而第二供應解耦元件1102可位在PCB之底側上)。於另一個實施例中，第一及第二供應解耦元件1101、1102可位在PCB之頂側上，而第三及第四供應解耦元件1103、1104可位在PCB之底側上。在PCB的個別側上的並聯電晶體(例如Qupper1、Qupper2)係以反向對齊彼此橫向配置，電晶體的個別閘極連結在鄰近側上而提供電氣閉路閘極連結。
    個別上及下閘極驅動器傳輸線1105、1107係平行個別電晶體裝置Qupper1、Qlower1、Qupper2、Qlower2、Qupper3、Qlower3、Qupper4、Qlower4的長度。上電晶體裝置Qupper1、Qupper2、Qupper3、Qupper4的共通連結閘極係藉x結構化連結而耦連，下電晶體裝置Qlower1、Qlower2、Qlower3、Qlower4的共通連結閘極亦同。輸出電流路徑1108係沿電路1100的橫向，而裝置間電感電流1106係與輸出電流路徑1108夾角90度(亦即垂直)流動。較佳地，電路1100維持寬度w係大於長度l，藉此獲得電路1100的低電感。
    圖15B例示說明含括並聯電晶體裝置Qupper1、Qlower1、Qupper2、Qlower2、Qupper3、Qlower3、Qupper4、Qlower4具有電氣閉路閘極連結的一電路1150之另一布局設計。於電路1150中，針對並聯上電晶體Qupper1、Qupper2、Qupper3、Qupper4，第一上電晶體集合(例如Qupper1、Qupper2)係位在PCB之頂側上，而第二上電晶體集合(例如Qupper3、Qupper4)係位在PCB之底側上。同理針對並聯下電晶體Qlower1、Qlower2、Qlower3、Qlower4，第一下電晶體集合(例如Qlower1、Qlower2)係位在PCB之頂側上，而第二下電晶體集合(例如Qlower3、Qlower4)係位在PCB之底側上。不似圖15A的電路1100，於圖15B的電路1150中，在PCB的個別側上的並聯電晶體(例如Qupper1、Qupper2)係以同向對齊彼此沿縱向配置，電晶體的個別閘極連結係彼此對齊而提供電氣閉路閘極連結。
    於電路1150中，個別上及下閘極驅動器傳輸線1155、1157係平行個別電晶體裝置Qupper1、Qlower1、Qupper2、Qlower2、Qupper3、Qlower3、Qupper4、Qlower4的長度。上電晶體裝置Qupper1、Qupper2、Qupper3、Qupper4的共通連結閘極係藉x結構化連結而耦連，下電晶體裝置Qlower1、Qlower2、Qlower3、Qlower4的共通連結閘極亦同。輸出電流路徑1158係沿電路1150的縱向，而裝置間電感電流1156係與輸出電流路徑1158夾角90度(亦即垂直)流動。較佳地，電路1150維持寬度w係大於長度l，藉此獲得電路1150的低電感。
    圖16例示說明含括並聯電晶體裝置Qupper1、Qlower1、Qupper2、Qlower2、Qupper3、Qlower3、Qupper4、Qlower4具有電氣閉路閘極連結的一電路1200之另一布局設計。於電路1200中，並聯上電晶體Qupper1、Qupper2、Qupper3、Qupper4係位在PCB之第一側(例如頂側)上，而並聯下電晶體Qlower1、Qlower2、Qlower3、Qlower4係位在PCB之第二側(例如底側)上。電路1200包括在PCB之第一側上的第一及第二供應解耦元件1201、1202，及在PCB之第二側上的第三及第四供應解耦元件1203、1204。
    於電路1200中，個別上及下閘極驅動器傳輸線1205、1207係垂直個別電晶體裝置Qupper1、Qlower1、Qupper2、Qlower2、Qupper3、Qlower3、Qupper4、Qlower4的長度。上電晶體裝置Qupper1、Qupper2、Qupper3、Qupper4的共通連結閘極係藉H結構化連結而耦連，下電晶體裝置Qlower1、Qlower2、Qlower3、Qlower4的共通連結閘極亦同。輸出電流路徑1208係沿電路1200的縱向流動。
    圖17例示說明含括並聯電晶體裝置Qupper1、Qlower1、Qupper2、Qlower2、Qupper3、Qlower3、Qupper4、Qlower4具有電氣閉路閘極連結的一電路1300之另一布局設計。於電路1300中，第一上電晶體裝置集合(例如第一及第二上電晶體裝置Qupper1、Qupper2)及第一下電晶體裝置集合(例如第一及第二下電晶體裝置Qlower1、Qlower2)係位在PCB之第一側(例如頂側)上。第二上電晶體裝置集合(例如第三及第四上電晶體裝置Qupper3、Qupper4)及第二下電晶體裝置集合(例如第三及第四下電晶體裝置Qlower3、Qlower4)係位在PCB之第二側(例如底側)上。第一及第二供應解耦元件1301、1302也係在PCB之第一側上，及第三及第四供應解耦元件1303、1304係在PCB之第二側上。
    於電路1300中，並聯上電晶體裝置Qupper1、Qupper2、Qupper3、Qupper4的個別閘極係使用X結構連結而共同耦連至上閘極驅動器傳輸線1305，及並聯下電晶體裝置Qlower1、Qlower2、Qlower3、Qlower4的個別閘極係使用X結構連結而共同耦連至下閘極驅動器傳輸線1307。
    圖18A及18B顯示在並聯電晶體裝置間提供電氣閉路共通連結的兩種不同辦法。圖18A例示說明於電路1200，例如為切換電路中為並聯電晶體裝置的一個布局實例。電路1400包括並聯上電晶體裝置Qupper1及Qupper2及並聯下電晶體裝置Qlower1及Qlower2。於圖18A中，第一上電晶體裝置Qupper1及第一下電晶體裝置Qlower1各自包括二短邊a、c及二長邊b、d。第二上電晶體裝置Qupper2及第二下電晶體裝置Qlower2各自包括二短邊e、g及二長邊f、h。舉例言之，電晶體裝置Qupper1、Qupper2、Qlower1及Qlower2可具有四邊形或實質上矩形腳印。須瞭解雖然其它實施例可能闡述具有短邊及/或長邊的電晶體裝置，諸如矩形電晶體裝置，但此等裝置並非照比例繪製也非意圖受限於任何特定形狀或腳印。
    為了更進一步減低共通源極電感對電路1400操作的影響，上電晶體裝置Qupper1及Qupper2的個別短邊c、e對齊，及下電晶體裝置Qlower1及Qlower2的個別短邊c、e對齊，藉此形成儘可能地最長的(相對於閘極電流路徑)且最窄的(相對於汲極源極電流路徑)布局結構。此種配置結果導致電路1400的汲極源極迴路，相對於閘極源極迴路，具有極低阻抗。如此確保以可預測方式流動的高過渡電流，且不會蠕變及塌陷其它路徑，諸如閘極源極電路。
    也於電路1400中，各個電晶體裝置Qupper1、Qupper2、Qlower1及Qlower2包括個別閘極連結1430、1440、1470、1480，其各自可為例如傳導性閘極墊。於電路1400中，上開關閘極連結1430、1440係配置在電晶體裝置Qupper1、Qupper2個別腳印的相鄰短邊c、e的對角。下開關閘極連結1470、1480係配置在電晶體裝置Qlower1、Qlower2個別腳印的相鄰短邊c、e的對角。但須瞭解上開關閘極連結1430、1440及下開關閘極連結1470、1480無需配置在對角。確實未來的裝置可包括閘極連結在電晶體裝置個別腳印的中心。用在電路1400組態的此種取中閘極可更進一步減少共通源極電感，及此外，取中閘極可包括源極連結在閘極墊的任一側上，因而更進一步減少電感。配置並聯電晶體裝置的閘極連結在相鄰邊上，提供在第一上開關閘極連結1430與第二上開關閘極連結1440間的星形電氣連結1435，於該處該星形連結包括一共用共通節點電氣連結第一上開關閘極連結1430與第二上開關閘極連結1440至閘極驅動器電路(例如至閘極驅動器電壓源)。也在第一下開關閘極連結1470與第二下開關閘極連結1480間建立星形電氣連結1475，包括一共用共通節點電氣連結第一上開關閘極連結1430與第二上開關閘極連結1440至閘極驅動器電路。由於閘極連結的幾何對稱性，星形圖案輔助減低從星點至閘極墊的剩餘電感的影響。
    雖然圖18A中電路1400的又長又窄的結構導致相對於閘極迴路，汲極源極迴路具有極低阻抗，但也在電路1400產生高電感。另一方面，圖18B例示說明電路1500，可為例如切換電路中並聯電晶體裝置布局的另一實例。於電路1500中，並聯電晶體Qupper1及Qupper2係配置成Qupper1的寬邊b面對Qupper2的寬邊h。並聯電晶體Qlower1及Qlower2係配置成Qlower1的寬邊d面對Qlower2的寬邊f。並聯上電晶體Qupper1及Qupper2之閘極1530、1540係使用第一H結構組態1535耦連，及並聯上電晶體Qlower1及Qlower2之閘極1570、1580係使用第二H結構組態1575耦連，此種又短又寬的結構提供比圖18A之電路1400更低的裝置間源極電感。
    圖19例示說明印刷電路板(PCB)之部分1600之剖面圖。PCB部分1600包括一頂側以及含層1-4的多個內層。部分1600也包括形成在該PCB的頂側上的一上電晶體裝置910及一下電晶體裝置920。
    如圖19所示，對上及下電晶體裝置910、920的連結可分派給PCB部分1600內部的不同層。如此可減少元件間的電容耦合，諸如閘極傳輸線上非期望的電容耦合。針對上電晶體裝置910，PCB部分1600包括於第一層的正供應電壓連結912、於第二層的第一輸出/閘極回送連結914、於第三層的閘極連結916、及於第四層的第二輸出/閘極回送連結918。針對下電晶體裝置920，PCB部分1600包括於第一層的負供應電壓連結922、於第二層的閘極連結924、於第三層的第二負供應/閘極回送連結926、及於第四層的輸出/閘極回送連結928。於一個實施例中，針對上電晶體裝置910，正供應電壓連結912可連結至裝置910之一汲極，第一輸出/閘極回送連結914及第二輸出/閘極回送連結918可連結至裝置910之一源極。針對下電晶體裝置920，負供應電壓連結922可連結至裝置920之一源極，第二負供應/閘極回送連結926及輸出/閘極回送連結928可連結至裝置920之一源極。
    上電晶體裝置910的閘極連結916係位在二電氣「靜止」層例如層2與4間，於其上形成第一及第二輸出/閘極回送連結914、918。電氣「靜止」指稱兩層間相對於彼此的相當低的電壓差。結果如此可包括dv/dt。下電晶體裝置920的閘極連結924也係位在二電氣「靜止」層例如層1與3間，於其上形成第一及第二負供應電壓連結922、924。
    圖20例示說明雙組件側邊印刷電路板(PCB)之一部分1700之剖面圖。PCB部分1700包括一頂側一底側、及多內層含層1-8。部分1700也包括形成在PCB頂側上的一上電晶體裝置930及形成在PCB底側上的一下電晶體裝置966。
    對上及下電晶體裝置930、966的連結可分配給PCB部分1700內部的不同層以減少元件間的電容耦合。針對上電晶體裝置930，PCB部分1700包括正供應連結932可形成於第一層，第一輸出/閘極回送連結934可形成於第二層，閘極連結936可形成於第三層，第二及第三輸出/閘極回送連結938、940可分別形成於第四及第五層，第二閘極連結942可形成於第六層，第四輸出/閘極回送連結944可形成於第七層，及第二正供應連結946可形成於第八層。針對下電晶體裝置936，負供應連結950可形成於第一層，第一閘極連結952可形成於第二層，第一負供應/閘極回送連結954可形成於第三層，第一及第二輸出/閘極回送連結956、958分別可形成於第四及第五層，第二負供應/閘極回送連結960可形成於第六層，第二閘極連結962可形成於第七層，及第二負供應連結964可形成於第八層。
    於PCB部分1700中，上電晶體裝置930之第一閘極連結936係位在兩個電氣「靜止」層間，例如層2與4，在其上方形成第一及第二輸出/閘極回送連結934、938；及第二閘極連結942係位在兩個電氣「靜止」層間，例如層5與7，在其上方形成第一負供應連結950及第一負供應/閘極回送連結954；及第二閘極連結962係位在兩個電氣「靜止」層間，例如層6與8，在其上方形成第二負供應/閘極回送連結964及第二負供應連結964。
    雖然前述若干實施例已經連結切換應用討論並聯電晶體裝置，但其它用途也係落入於本文揭示之範圍內，包括轉換器電路。例如供參考用，圖21例示說明包括單一電晶體裝置Q1的電路2100之布局設計。電路2100可用於例如轉換器電路，諸如降壓轉換器。電晶體裝置Q1例如可為形成於PCB頂側上的GaN電晶體裝置，且係用作為從電路2100形成的降壓轉換器之同步整流器。電路2100輸出於電晶體裝置Q1橫向的一輸出電流路徑2208。電路2100也包括可形成在PCB底側上的第一及第二供應解耦元件2102、2104。電路2100也包括一輸入開關2110，其例如可為另一個電晶體裝置諸如GaN或MOSFET電晶體裝置，及一輸入開關閘極驅動器線2112。作為電路2100之同步整流器的電晶體裝置Q1係藉閘極傳輸控制線2114控制。為了提高轉換器電路的電路特性(例如提高電流處置能力及/或熱損耗分散)，可能期望並聯多個電晶體裝置。
    圖22顯示含括並聯電晶體裝置Q1及Q2的電路2200之布局設計。電路2200可用作為例如降壓轉換器。電晶體裝置Q1及Q2例如可為形成在PCB頂側上的GaN電晶體裝置，且係並聯連結用作為由電路2200所形成的降壓轉換器之同步整流器。電路2200也包括第一、第二、及第三供應解耦元件2202、2204、2206，其可形成在PCB底側上。電路2200也包括一輸入開關2210，其可為例如藉輸入開關閘極驅動器線2212控制的另一個電晶體裝置，諸如GaN或MOSFET電晶體裝置。用作為電路2200之同步整流器的電晶體裝置Q1及Q2係藉呈X字形結構組態的閘極傳輸控制線2214控制。並聯電晶體裝置Q1及Q2係彼此縱向垂直配置，及電路2200的一輸出電流路徑2208係於電路2200的並聯電晶體裝置Q1及Q2橫向流動。
    圖23顯示可用作為降壓轉換器之部件的含括並聯電晶體裝置Q1及Q2的電路2300之另一個布局設計。類似圖22之電路2200，電路2300包括並聯電晶體裝置Q1及Q2，用作為由電路2300所形成的降壓轉換器之同步整流器。電晶體裝置Q1及Q2可為例如形成在PCB頂側上的GaN電晶體裝置。但與電路2200相反，電路2300的電晶體裝置Q1及Q2係彼此橫向垂直配置，且係藉呈H字形結構組態的閘極傳輸控制線2314控制。電路2300也包括第一、第二、及第三供應解耦元件2302、2304、2306，其可形成在PCB底側上。電路2300也包括一輸入開關2310，其可為例如藉輸入開關閘極驅動器線2312控制的另一個電晶體裝置，諸如GaN或MOSFET電晶體裝置。
    前文詳細說明部分及附圖僅供舉例說明特定實施例，達成此處描述的特徵及優點。可對特定製程條件做修改及取代。據此，本發明之實施例並不視為受前文詳細說明部分及附圖所限。
    100‧‧‧電晶體裝置
    101‧‧‧基體
    102‧‧‧過渡層
    103‧‧‧未經摻雜GaN材料
    104‧‧‧阻擋層材料
    105‧‧‧電介質材料
    110‧‧‧汲極歐姆接觸金屬
    111‧‧‧源極歐姆接觸金屬
    112‧‧‧閘極金屬
    113‧‧‧經摻雜磊晶閘極
    114‧‧‧部分
    120、150、200、500、530、540、550、700、800、900、1000、1100、1150、1200、1300、1400、1500、2100、2200、2300‧‧‧電路、切換電路、電晶體電路
    202-208‧‧‧解耦電容器
    212、214‧‧‧共用閘極傳輸控制線
    216‧‧‧切換節點電流、共通源極節點
    222、224‧‧‧閘極傳輸控制線
    302、304‧‧‧供應解耦元件
    305、306‧‧‧閘極驅動器傳輸線、閘極傳輸控制線
    311-318‧‧‧電流迴路
    311、611‧‧‧上切換裝置間電流迴路
    312、612‧‧‧下切換裝置間電流迴路
    313、613‧‧‧第一側供應解耦電流迴路
    314、614‧‧‧第二側供應解耦電流迴路
    315‧‧‧上第一側供應至負載電流迴路
    316‧‧‧下第一側回送至負載電流迴路
    317‧‧‧上第二側供應至負載電流迴路
    318‧‧‧下第二側回送至負載電流迴路
    366、566‧‧‧閘極回送連結
    368、568‧‧‧切換輸出連結
    601‧‧‧第一供應解耦元件
    602‧‧‧第二供應解耦元件
    603‧‧‧上閘極驅動器傳輸線
    605‧‧‧下閘極驅動器傳輸線
    606‧‧‧共通源極電感電流路徑
    608、638、648、658、708、808、908、1008、1158、1208、2208‧‧‧輸出電流路徑
    615‧‧‧第一側供應至負載電流迴路
    616‧‧‧第一側回送至負載電流迴路
    617‧‧‧第二側供應至負載電流迴路
    618‧‧‧第二側回送至負載電流迴路
    631、632、634、636、641、642、644、646、651、652、654、656、701、702、801、802、901、902、1001、1002、1101、1102、1103、1104、1201-1204、1301-1304、2102、2104、2202、2204、2206、2302、2304、2306‧‧‧供應解耦元件
    633、643、653、703、705、803、805、903、905、1003、1005、1105、1107、1205、1207、1305、1307‧‧‧閘極驅動器傳輸線
    635、645、655‧‧‧閘極傳輸線
    706、806、906‧‧‧裝置間電感電流方向
    910、930‧‧‧上電晶體裝置
    912‧‧‧正供應電壓連結
    914、918、928‧‧‧輸出/閘極回送連結
    916、924、936、942、952、962‧‧‧閘極連結
    920、966‧‧‧下電晶體裝置
    922、924、950、964‧‧‧負供應連結
    926、954‧‧‧負供應/閘極回送連結
    934、938、940、944、956、958‧‧‧輸出/閘極回送連結
    1006、1007‧‧‧裝置間電流路徑
    1106、1156‧‧‧裝置間電感電流
    1430、1440、1470、1480‧‧‧閘極連結
    1435、1475‧‧‧星號電氣連結
    1530、1540、1570、1580‧‧‧閘極
    1535、1575‧‧‧H-結構組態
    1600、1700‧‧‧PCB部分
    2110、2210、2310‧‧‧輸入開關
    2112、2212、2312‧‧‧輸入開關閘極驅動器線
    2114、2214、2314‧‧‧閘極傳輸控制線
    CDecoup1、CDecoup2‧‧‧解耦元件電容
    IL_CST‧‧‧汲極電流
    l‧‧‧長度
    LCDecpL、LCDecpU‧‧‧寄生互連電感
    LCSIL、LCSIU‧‧‧共通源極電感
    LDecoup‧‧‧下切換裝置的地電位解耦連結電感
    LDL1、LDL2、LDU1、LDU2‧‧‧寄生汲極電感
    LESL1、LESL2‧‧‧寄生等效串聯電感
    LGateL、LGateU‧‧‧共通閘極電感
    LGL1、LGL2、LGU1、LGU2‧‧‧寄生閘極電感
    LGretL1、LGretL2、LGretU1、LGretU2‧‧‧閘極回送電感
    LOret‧‧‧輸出回送的電感
    LSL1、LSL2、LSU1、LSU2‧‧‧寄生源極電感
    LSW‧‧‧切換節點連結的電感
    LULloop1、LULloop2‧‧‧第一及第二上及下迴路間的電感
    Qlower1-4‧‧‧下電晶體裝置
    Qupper1-4‧‧‧上電晶體裝置
    Vdi/dt‧‧‧電壓
    w‧‧‧寬度
    圖1A顯示習知氮化鎵(GaN)半導體裝置之剖面圖。
    圖1B顯示習知氮化鎵(GaN)半導體裝置之俯視實體圖。
    圖2顯示並聯裝置的大部分設計師典型地使用氮化鎵半導體裝置的一設計布局之俯視圖。
    圖3顯示含括並聯電晶體裝置之切換電路之示意圖。
    圖4A及4B顯示含括寄生元件的簡化閘極迴路之示意圖，分別地決定對隨時間之電壓變化及隨時間之電流變化的抗擾性。
    圖5A顯示無汲極與閘極電流迴路的空間分隔之一半導體切換電路之頂視圖。
    圖5B顯示圖5A之半導體切換電路之示意圖。
    圖6A-6D顯示在圖5B之半導體切換電路內部的電流迴路之示意圖。
    圖7顯示依據此處所述實施例一半導體切換電路之一布局。
    圖8A顯示依據此處所述實施例一半導體切換電路之一布局視圖。
    圖8B顯示依據此處所述實施例一半導體切換電路之一示意圖。
    圖9A-9D顯示依據此處所述實施例一半導體切換電路內部的電流迴路之示意圖。
    圖10A-10C顯示依據此處所述實施例之半導體切換電路之一布局。
    圖11顯示依據此處所述實施例一半導體切換電路之一布局。
    圖12顯示依據此處所述實施例一半導體切換電路之一布局。
    圖13顯示依據此處所述實施例一半導體切換電路之一布局。
    圖14顯示依據此處所述實施例一半導體切換電路之一布局。
    圖15A顯示依據此處所述實施例一半導體切換電路之一布局。
    圖15B顯示依據此處所述實施例一半導體切換電路之一布局。
    圖16顯示依據此處所述實施例一半導體切換電路之一布局。
    圖17顯示依據此處所述實施例一半導體切換電路之一布局。
    圖18A及18B例示說明依據此處所述實施例並聯電晶體間之閘極連結。
    圖19顯示依據此處所述實施例一含括並聯切換裝置的一印刷電路板部分之剖面圖。
    圖20顯示依據此處所述實施例一含括並聯切換裝置的一印刷電路板部分之剖面圖。
    圖21顯示依據此處所述實施例一半導體轉換器電路之一布局。
    圖22顯示依據此處所述實施例一半導體轉換器電路之一布局。
    圖23顯示依據此處所述實施例一半導體轉換器電路之一布局。
    500‧‧‧電路
    601‧‧‧第一供應解耦元件
    602‧‧‧第二供應解耦元件
    603‧‧‧上閘極驅動器傳輸線
    605‧‧‧下閘極驅動器傳輸線
    606‧‧‧共通源極電感電流路徑
    608‧‧‧輸出電流路徑
    Qlower1-2‧‧‧下電晶體裝置
    Qupper1-2‧‧‧上電晶體裝置
    权利要求:
    Claims (15)
    [1] 一種電路，其係包含：一第一電晶體；及並聯連接該第一電晶體之一第二電晶體，該等第一及第二電晶體具有一共通閘極連結、一共通汲極連結、及一共通源極連結；其中該等第一及第二電晶體係配置而使得該等第一及第二電晶體之個別閘極係彼此電氣閉路。
    [2] 一種電路，其係包含：多個上電晶體，該等上電晶體各自係包含一個別源極連結及汲極連結及一共通閘極連結，且該等多個上電晶體中之至少二者係並聯連結；多個下電晶體，該等下電晶體各自係包含一個別源極連結及汲極連結及一共通閘極連結，且該等多個下電晶體中之至少二者係並聯連結；電氣連結至該等多個上電晶體之該共通閘極連結的一第一閘極傳輸線；電氣連結至該等多個下電晶體之該共通閘極連結的一第二閘極傳輸線；及用以輸出該切換電路之一輸出電流之一輸出電流節點，其中該等上電晶體係配置而使得該等上及下電晶體之個別閘極係彼此電氣閉路。
    [3] 如申請專利範圍第1及2項中任一項之電路，其中該等電晶體係為氮化鎵電晶體。
    [4] 如申請專利範圍第1及2項中任一項之電路，其中該電路係具有垂直該電路之一內部電流路徑的一輸出電流路徑。
    [5] 如申請專利範圍第1及2項中任一項之電路，其係進一步包含用以解耦該電路與一電源供應器之一解耦元件。
    [6] 如申請專利範圍第2項之電路，其中該等上電晶體係經組配來經驗由於一電流偏移結果所致之在該等上電晶體之該共通閘極連結的一實質上相等電壓偏移，及該等下電晶體係經組配來經驗由於一電流偏移結果所致之在該等下電晶體之該共通閘極連結的一實質上相等電壓偏移。
    [7] 如申請專利範圍第1項之電路，其係進一步包含：一第三電晶體；及並聯連接該第三電晶體之一第四電晶體，該等第三及第四電晶體具有一共通閘極連結；其中該等第三及第四電晶體係配置而使得該等第一、第二、第三及第四電晶體之個別閘極係彼此電氣閉路。
    [8] 如申請專利範圍第7項之電路，其係進一步包含：連結至該等第一及第二電晶體之該共通閘極連結之一第一閘極傳輸線，其中該第一閘極傳輸線係垂直該等第一及第二電晶體；及連結至該等第三及第四電晶體之該共通閘極連結之一第二閘極傳輸線，其中該第二閘極傳輸線係垂直該等第三及第四電晶體。
    [9] 如申請專利範圍第2及8項中任一項之電路，其中該電路係形成於包含一頂面、一底面、及多內層的一印刷電路板上，及其中該等第一及第二閘極傳輸線係形成於個別電氣靜止內層間。
    [10] 如申請專利範圍第1項之電路，其中從在該第一電晶體的該源極之該寄生電感上的該輸出電流所致之一電壓係具有與從在該第二電晶體的該源極之該寄生電感上的該輸出電流所致之一電壓實質上相等幅值。
    [11] 如申請專利範圍第1項之電路，其中該等第一及第二電晶體係配置而使得個別閘極間之一距離係小於該等電晶體裝置的該最小實體維度之距離的三倍。
    [12] 如申請專利範圍第1項之電路，其中該等第一及第二電晶體係包括連結至個別閘極連結的線跡，該等線跡係比該等閘極連結的寬度更寬。
    [13] 一種形成一切換裝置之方法，該方法係包含：在一印刷電路板上形成具有一第一源極、汲極、及閘極之一第一電晶體，及具有一第二源極、汲極、及閘極之一第二電晶體；為該第一電晶體及該第二電晶體形成一共通閘極連結及一共通源極連結，其中該等第一及第二電晶體係配置而使得該第一閘極及該第二閘極係彼此電氣閉路。
    [14] 如申請專利範圍第13項之方法，其係進一步包含：在該印刷電路板上形成一第三電晶體及一第四電晶體；及為該第三電晶體及該第四電晶體形成一共通閘極連結及一共通源極連結。
    [15] 如申請專利範圍第14項之方法，其係進一步包含：形成電氣連結至該等第一及第二電晶體之該共通閘極連結之一第一閘極連結驅動器線；及形成電氣連結至該等第三及第四電晶體之該共通閘極連結之一第二閘極連結驅動器線，其中該等第一及第二閘極連結驅動器線係形成為垂直於該輸出電流路徑之方向。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI555197B|2016-10-21|用於高效能電晶體之並聯連接方法
    Jones et al.2016|Review of commercial GaN power devices and GaN-based converter design challenges
    US9972619B2|2018-05-15|Semiconductor device arrangement with a first semiconductor device and with a plurality of second semiconductor devices
    US9431382B2|2016-08-30|Semiconductor device arrangement with a first semiconductor device and with a plurality of second semiconductor devices
    US9484834B2|2016-11-01|Circuit arrangement with a rectifier circuit
    KR101665836B1|2016-10-12|활성 드리프트 구역을 갖는 반도체 장치
    EP2787641B1|2018-08-29|Cascoded semiconductor devices
    US8971080B2|2015-03-03|Circuit arrangement with a rectifier circuit
    CN106024878A|2016-10-12|具有集成到栅极结构中的rc网络的高电子迁移率晶体管
    US8745569B2|2014-06-03|Equivalent circuit of bidirectional switch, simulation method for bidirectional switch, and simulation device for bidirectional switch
    US20160248422A1|2016-08-25|Switching circuit, semiconductor switching arrangement and method
    US10200030B2|2019-02-05|Paralleling of switching devices for high power circuits
    Yang et al.2019|Parasitic Inductance Reduction Design Method of Vertical Lattice Loop Structure for Stable Driving of GaN HEMT
    Pal et al.2014|Comparative study of enhancement-mode gallium nitride FETs and silicon MOSFETs for power electronic applications
    Sang et al.2018|Analyses of the unbalanced paralleled GaN HEMT transistors
    Kim et al.2015|Design and analysis of GaN FET-based resonant dc-dc converter
    Reiner et al.2018|Multi-stage cascode in high-voltage AlGaN/GaN-on-Si technology
    US11011512B2|2021-05-18|Semiconductor device including a nitride layer
    Han et al.2017|AlGaN/GaN-on-Si monolithic power-switching device with integrated gate current booster
    Liu et al.2019|Design and Simulation of Active Current Sharing of Paralleled Power MOSFETs
    Barazi2020|Fast short-circuit protection for SiC MOSFETs in extreme short-circuit conditions by integrated functions in CMOS-ASIC technology
    Qin et al.2022|Characterization and optimization of gate driver turn-off voltage for eGaN HEMTs in a phase-leg configuration
    US20220020872A1|2022-01-20|Method of forming a semiconductor device
    同族专利:
    公开号 | 公开日
    WO2013032906A1|2013-03-07|
    US9331061B2|2016-05-03|
    US20130049814A1|2013-02-28|
    TWI555197B|2016-10-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    CN105103423A|2013-04-09|2015-11-25|奥的斯电梯公司|采用氮化镓开关的驱动单元的架构|US4567379A|1984-05-23|1986-01-28|Burroughs Corporation|Parallel current sharing system|
    US4584595A|1985-02-07|1986-04-22|Reliance Electric Company|Arrangement of field effect transistors for operation in the switched mode at high frequency|
    IT1225624B|1988-10-20|1990-11-22|Sgs Thomson Microelectronics|Procedimento per formare contatti metallo-semiconduttore autoallineatiin dispositivi integrati contenenti strutture misfet|
    US5057719A|1990-06-27|1991-10-15|Sverdrup Technology, Inc.|Passively forced current sharing among transistors|
    JP2855816B2|1990-07-25|1999-02-10|三菱電機株式会社|半導体制御装置|
    US5508652A|1994-07-13|1996-04-16|Westinghouse Elec. Corp.|Transistor switching circuit|
    JPH098075A|1995-06-23|1997-01-10|Toshiba Corp|半導体装置|
    JP3364559B2|1995-10-11|2003-01-08|三菱電機株式会社|半導体装置|
    US5616945A|1995-10-13|1997-04-01|Siliconix Incorporated|Multiple gated MOSFET for use in DC-DC converter|
    US5834354A|1996-11-07|1998-11-10|Advanced Micro Devices, Inc.|Ultra high density NOR gate using a stacked transistor arrangement|
    JP3245087B2|1997-05-12|2002-01-07|三菱電機株式会社|放電加工装置用電源装置|
    US6011419A|1997-08-05|2000-01-04|International Business Machines Corporation|Decoupling scheme for mixed voltage integrated circuits|
    KR100349366B1|1999-06-28|2002-08-21|주식회사 하이닉스반도체|에스오아이 소자 및 그의 제조방법|
    WO2001089090A1|2000-05-18|2001-11-22|Mitsubishi Denki Kabushiki Kaisha|Composant a semiconducteur de puissance|
    DE10031462A1|2000-06-28|2002-01-17|Eupec Gmbh & Co Kg|Multichip-Anordnung|
    US6462620B1|2000-09-12|2002-10-08|Silicon Laboratories, Inc.|RF power amplifier circuitry and method for amplifying signals|
    DE10112852B4|2001-03-16|2007-08-02|Infineon Technologies Ag|Schaltungsanordnung für skalierbare Ausgangstreiber|
    US7120411B2|2002-03-25|2006-10-10|Broadcom Corporation|Low noise amplifier gain switch circuitry|
    DE10318604B4|2003-04-24|2008-10-09|Qimonda Ag|Feldeffekttransistor|
    EP1480339A1|2003-05-19|2004-11-24|ABB Technology AG|Halbleiterschalteranordnung|
    EP1656735A2|2003-08-12|2006-05-17|Philips Intellectual Property & Standards GmbH|Operation and circuitry of a power conversion and control circuit|
    JP2007504795A|2003-09-03|2007-03-01|コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ|並列なｍｏｓｆｅｔに対する障害予測|
    US8193612B2|2004-02-12|2012-06-05|International Rectifier Corporation|Complimentary nitride transistors vertical and common drain|
    DE102004007398B4|2004-02-16|2007-10-18|Infineon Technologies Ag|Konfigurierbare Gate-Array-Zelle mit erweiterter Gate-Elektrode|
    JP4566678B2|2004-10-04|2010-10-20|日立オートモティブシステムズ株式会社|パワーモジュール|
    US9070623B2|2004-12-15|2015-06-30|Taiwan Semiconductor Manufacturing Company, Ltd.|Controlling gate formation for high density cell layout|
    FR2884079B1|2005-03-31|2007-09-07|Valeo Equip Electr Moteur|Commande d'un transistor mos|
    DE102005019709A1|2005-04-28|2006-11-02|Robert Bosch Gmbh|Endstufe mit Zenerspannungs-Symmetrierung|
    US7521985B2|2005-07-01|2009-04-21|Semiconductor Components Industries, L.L.C.|Method for regulating temperature and circuit therefor|
    JP4401401B2|2007-06-04|2010-01-20|三菱電機株式会社|駆動装置およびそれを備えた交流電力供給装置|
    FR2923103A1|2007-10-26|2009-05-01|Crouzet Automatismes Soc Par A|Dispositif de commutation electrique statique auto-protege|
    US20100002351A1|2008-07-03|2010-01-07|Maxon Industries, Inc.|Method and apparatus for controlling a dc load|
    US8040652B2|2008-08-26|2011-10-18|Texas Instruments Incorporated|Programmable power distribution switches with two-level current sensing|
    JP5338433B2|2008-09-30|2013-11-13|富士電機株式会社|窒化ガリウム半導体装置およびその製造方法|
    US8431960B2|2009-04-08|2013-04-30|Efficient Power Conversion Corporation|Dopant diffusion modulation in GaN buffer layers|
    TWI514568B|2009-04-08|2015-12-21|Efficient Power Conversion Corp|增強模式氮化鎵高電子遷移率電晶體元件及其製造方法|
    US8217469B2|2009-12-11|2012-07-10|Taiwan Semiconductor Manufacturing Company, Ltd.|Contact implement structure for high density design|
    JP5118258B2|2010-02-05|2013-01-16|パナソニック株式会社|電力変換装置|
    US8519686B2|2010-05-19|2013-08-27|Hamilton Sundstrand Corporation|SSPC for soft start of DC link capacitor|
    TW201209997A|2010-08-16|2012-03-01|Fortune Semiconductor Corp|Layout of power MOSFET|
    US20120154956A1|2010-12-17|2012-06-21|National Semiconductor Corporation|Self protected snapback device driven by driver circuitry using high side pull-up avalanche diode|
    DE102011014165A1|2011-03-16|2012-09-20|Feaam Gmbh|Umrichter für eine elektrische Maschine und Verfahren zur Ansteuerung eines Leistungsschalters|
    JP5101741B2|2011-04-08|2012-12-19|シャープ株式会社|半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置|
    JP5344005B2|2011-06-07|2013-11-20|株式会社豊田自動織機|スイッチング回路|
    JP2013017360A|2011-07-06|2013-01-24|Toshiba Corp|半導体装置、ｄｃ−ｄｃコンバータ及び受像器|
    CN103427638A|2012-05-14|2013-12-04|辉达公司|一种避免耦合效应的开关电源|
    US8847656B1|2013-07-03|2014-09-30|Honeywell International Inc.|Approach for driving multiple MOSFETs in parallel for high power solid state power controller applications|EP2722881B1|2012-10-17|2017-08-23|Ampleon Netherlands B.V.|Power RF amplifiers|
    CN103346406B|2013-05-20|2015-04-29|电子科技大学|基于高电子迁移率晶体管太赫兹波空间外部调制器|
    KR20140142887A|2013-06-05|2014-12-15|에스케이하이닉스 주식회사|3차원 반도체 장치 및 그 제조방법|
    TWI566328B|2013-07-29|2017-01-11|高效電源轉換公司|具有用於產生附加構件之多晶矽層的氮化鎵電晶體|
    CN107024957B|2016-01-29|2019-04-02|丰田自动车工程及制造北美公司|用于电流/功率平衡的方法和装置|
    US9484908B1|2015-06-19|2016-11-01|Hella Corporate Center Usa, Inc.|Gate drive circuit|
    US9991880B2|2016-06-07|2018-06-05|Ford Global Technologies, Llc|Discrete power switching devices with reduced common source inductance|
    DE102016110742A1|2016-06-10|2017-12-14|Epcos Ag|Filterbauelement zur Filterung eines Störsignals|
    JP6868809B2|2016-08-31|2021-05-12|パナソニックＩｐマネジメント株式会社|スイッチング回路|
    US10250115B2|2016-11-02|2019-04-02|Ford Global Technologies, Llc|Inverter switching devices with common source inductance layout to avoid shoot-through|
    US10340811B2|2016-11-28|2019-07-02|Ford Global Technologies, Llc|Inverter switching devices with gate coils to enhance common source inductance|
    WO2019046194A1|2017-08-28|2019-03-07|Efficient Power Conversion Corporation|MULTI-COIL WIRELESS HIGH-SPEED POWER SUPPLY SYSTEM|
    JP6390807B1|2018-03-02|2018-09-19|富士電機株式会社|電力変換装置|
    US20210242767A1|2020-01-31|2021-08-05|Schneider Electric It Corporation|Decoupled pcb structure to parallel power transistors|
    US10903834B1|2020-04-08|2021-01-26|Bae Systems Controls Inc.|Power electronic device with paralleled transistors|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US201161528358P| true| 2011-08-29|2011-08-29||
    [返回顶部]